Плавное включение нагрузки с управлением по числу периодов сетевого напряжения

     Включение нагрузки в момент перехода сетевого напряжения через ноль значительно снижает уровень помех, но не всегда является достаточным. В комбинации с плавным достижением заданной мощности можно исключить резкие перегрузки питающей сети. Существуют приборы [1] с методом управления по числу полупериодов, исключающие скачкообразное возрастание мощности активной нагрузки, при этом мощность на нагрузке изменяется со скоростью 20% в секунду. В данной статье предложен метод, обеспечивающий счет импульсов и выдачу управляющего сигнала без использования микроконтроллера, существенно упрощающий конструкцию.
     На одновибраторе DA1 (рис.1) выполнен детектор "нуля". Выделение момента прохождения сетевого напряжения через ноль обеспечивается двумя светодиодами, выполняющими функцию стабилитрона с напряжением 2,9 В. Питание светодиодов осуществляется через выпрямитель на диодах VD1-VD4. Если напряжение сети становится ниже порога открывания последовательно включенных светодиодов, то делитель R1-R2 устанавливает сигнал на выв. 2 DA1 меньше 1/3 части напряжения питания микросхемы. Этот момент является сигналом для запуска одновибратора.
     В [2] подробно описывалась схема запуска и чтения CMOS EEPROM памяти 64 х 16 бит с использованием задающего генератора и восьмиразрядного регистра КР1533ИР23, но в предложенной схеме генератор на микросхеме КР1006ВИ1 заменен детектором "нуля" на этой же микросхеме, обеспечивающей на выходе прямоугольные импульсы с частотой 50 Гц. Отличие схемы заключается лишь в том, что считываемые данные с выв. 4 микросхемы DD2 поступают на вход D3 микросхемы DD1, где резистор R4 обеспечивает на выходе устройства (в момент включения источника питания и до завершения команды для чтения нулевой ячейки памяти) уровень лог. "0" на выходе Q3 ее буферного усилителя. Это важно, т. к. до начала чтения данных из памяти выв. 4 DD2 находится в третьем Z-состоянии.
     Микросхема памяти может работать с организацией чтения 128 х 8 бит. Для этого выв. 6 DD2 необходимо соединить с выв. 5. Для последовательного чтения всей памяти способ включения значения не имеет. Начальная команда READ "0110" обеспечивается восьмиразрядным регистром DD1, который используется в режиме приема и передачи последовательной информации синхронно с положительным перепадом на тактовом входе "C" сигналом от детектора "нуля". Тактируемые триггеры в DD1, соединенные последовательно, сразу после включения источника питания имеют на выходах высокий уровень, если при этом на вход не подан уровень лог. "0". Для заданной команды чтения вход D4 ИМС DD1 заземлен, а на вход D7 этой же ИМС кратковременно (только в начальный момент) через цепочку С2R6VD5 подается сигнал низкого уровня, т. е. на выходах DD1 будет код "0110", который сдвигается с каждым тактовым сигналом. При этом обеспечивается полное соответствие рекомендуемого взаимодействия сигналов для подготовки чтения нулевой ячейки памяти. Дальнейшая подача тактовых импульсов от детектора обеспечивает последовательное побитное чтение ячеек памяти, пока не будет достигнуто чтение нулевого бита последней ячейки памяти. Если читаемый быт содержит "1", то на выходе устройства в следующем такте импульса от детектора, начиная с момента прохождения сетевого напряжения через ноль, на протяжении одного полупериода будет присутствовать уровень лог. "1". Задержка (с входа на выход) для триггера DD1 составляет 38 нс, а сигнал подаваемый на вход DI микросхемы DD2, должен приходить раньше тактового сигнала (вход SK) от генератора не менее чем на 200 нс. Учитывая, что возможна подача тактового сигнала трапецеидальной формы, необходимую задержку обеспечивает интегрирующая цепочка R5C3. Обеспечение задержки оказалось чувствительным к повышению номинала резистора R5, так при его величине 20 кОм схема запускалась только после многократного включения питания.
     Диаграмма сигналов в разных точках предлагаемого устройства показана на рис. 2.
     Если в ячейки памяти 0-5 (запись в 16-ти разрядном режиме) занести шестнадцатеричные коды С000, в ячейки 6-11 - коды С0С0, в ячейки 12-17 - коды СССС, а в оставшиеся ячейки - коды FFFF, то получим 4 ступени возрастания мощности в нагрузке: 12,5%; 25%; 50% и 100%. Возрастание мощности каждой ступени занимает чуть меньше секунды. При записи в ячейки 0-23 кодов 0000, а в следующие группы ячеек, как указано выше, то получим возможность плавного включения со сдвигом очередной нагрузки аналогичным устройством.
     В качестве DD2 может быть применена микросхема памяти аналогичной или большей разрядности любого производителя, но следует учитывать, что микросхема CMOS EEPROM памяти 93LC46 I/P CCM в корпусе DIP8 фирмы Microchip обладает возможностью циклического чтения памяти. Для указанной схемы она не подойдет.
     Выпрямитель на диодах VD1-VD4 может одновременно служить источником питания тиристора, например, для плавного включения лампы накаливания. Для мощных нагрузок нужно применять оптотринистор со своим источником питания.
     Литература
1. http://www.owen.ru/device/42186414.
2. Мельник В.А. Работа с CMOS EEPROM памятью без микроконтроллера//Радиокомпоненты. - 2007. - №2.- С.46.

     Рис.1          Рис.2